verilog 썸네일형 리스트형 FPGA CPU설계 2학년 2학기 디지틀시스템설계 및 실습의 마지막 CPU설계 텀프로젝트 입니다.아래 설계를 토대로 CPU 제작을 하였으며, 3인이서 진행했던 프로젝트 입니다. 1. 설계목표 1.1 CPU 설계 목표 소형 CPU의 구조를 설계하고 Verilog HDL을 사용하여 이를 FPGA로 제작한다. 보통 CPU의 인스트럭션의 수는 그 종류가 매우 많지만 이 과제에서는 그 종류를 일정 수로 제한한다. 하드웨어의 구조는 데이터 패스와 제어회로 및 입출력 장치로 구성된다. 1.2 CPU 설계 조건 - 모듈 07 슬라이드에 설명된 다수사이클 마이크로프로그램 제어방식의 컴퓨터구조 - 1워드의 길이는 16비트 한 개의 인스트럭션은 1 word (16비트)로 구성 - M 메모리는 프로그램/데이터 저장 공간으로 512 워드 512x.. 더보기 프로필 하 성주(Sung-Joo, Ha) 프로필 1989. 03. 11 서울시 강남구 자곡동 wangza22@gmail.com 학력 1996.03 - 2002.02 아현초등학교 졸업 2002.03 - 2005.02 한성중학교 졸업 2005.03 - 2008.02 휘문고등학교 졸업 2009.03 - 한국기술교육대학교 재학 (졸업예정) 활동 및 경력 2014.01 - 2015.06 삼성소프트웨어멤버십 수료 2014.09 - 2015.01 DARPA 세계로봇대회 로봇비전 담당 2014.09 - 2015.02 알고리즘 스터디그룹, 머신러닝 스터디그룹, 영상처리 스터디그룹 2015.04 - 2015.08 Arduino 보조강사 (대전창조혁신센터) 2013.09 - 2013.12 KOREATECH MSC교육센터 강의 (프.. 더보기 이전 1 다음
